查看“WikiEdge:ArXiv-2408.17050v1/questions”的源代码

本文介绍了一种基于[[忆阻器]]的计算存储硬件加速器，用于片上训练和推理，重点关注其在设备变化、导电误差和输入噪声下的准确性和效率。
利用商业可用的基于[[银]]的金属自定向通道（M-SDC）忆阻器的真实SPICE模型，研究将固有的设备非理想性纳入电路仿真中。
硬件由30个忆阻器和4个[[神经元]]组成，利用[[钨]]、[[铬]]和[[碳]]介质的三种不同的M-SDC结构执行二进制[[图像分类]]任务。
片上训练算法精确调整忆阻器导电性以实现目标权重。结果表明，训练期间加入适度噪声（<15%）可以增强对设备变化和噪声输入数据的[[鲁棒性]]，
即使在导电变化和输入噪声下也能实现高达97%的[[准确率]]。网络可以在不显著损失准确率的情况下容忍10%的导电误差。值得注意的是，
在训练期间省略初始忆阻器重置脉冲可以显著减少训练时间和能量消耗。使用基于铬的忆阻器设计的硬件表现出优越的性能，
实现了2.4秒的训练时间和18.9毫焦耳的能量消耗。这项研究为开发用于[[边缘应用]]的[[片上学习]]的鲁棒和能效高的基于忆阻器的[[神经网络]]提供了见解。