WikiEdge:ArXiv-2408.17050v1/background：修订间差异

2024年9月3日 (二) 06:54的版本

本文介绍了一种基于忆阻器的计算存储硬件加速器，用于片上训练和推理，重点关注其在设备变化、导电误差和输入噪声下的准确性和效率。利用商业可用的基于银的金属自定向通道（M-SDC）忆阻器的真实SPICE模型，研究将固有的设备非理想性纳入电路仿真中。硬件由30个忆阻器和4个神经元组成，利用钨、铬和碳介质的三种不同的M-SDC结构执行二进制图像分类任务。片上训练算法精确调整忆阻器导电性以实现目标权重。结果表明，训练期间加入适度噪声（<15%）可以增强对设备变化和噪声输入数据的鲁棒性，即使在导电变化和输入噪声下也能实现高达97%的准确率。网络可以在不显著损失准确率的情况下容忍10%的导电误差。值得注意的是，在训练期间省略初始忆阻器重置脉冲可以显著减少训练时间和能量消耗。使用基于铬的忆阻器设计的硬件表现出优越的性能，实现了2.4秒的训练时间和18.9毫焦耳的能量消耗。这项研究为开发用于边缘应用的片上学习的鲁棒和能效高的基于忆阻器的神经网络提供了见解。

@@ 第1行： / 第1行： @@
-<!-- 不要移除下面第一行，如果有编辑错误，请直接修改第二行以后的内容 -->
+本文介绍了一种基于[[忆阻器]]的计算存储硬件加速器，用于[[片上训练]]和推理，重点关注其在设备变化、导电误差和输入噪声下的[[准确性]]和[[效率]]。
-<div style="float: right;">[{{fullurl:WikiEdge:ArXiv-2408.17050v1/background|action=edit}} 编辑]</div>
+利用商业可用的基于[[银]]的金属自定向通道（M-SDC）[[忆阻器]]的真实SPICE模型，研究将固有的设备非理想性纳入电路仿真中。
-== 研究背景 ==
+硬件由30个忆阻器和4个[[神经元]]组成，利用[[钨]]、[[铬]]和[[碳]]介质的三种不同的M-SDC结构执行二进制[[图像分类]]任务。
-这篇论文的研究背景是未来通信系统需要将数字和物理世界相结合，以实时响应变化，通过感知和通信实现这一目标。例如，毫米波（mmWave）集成感知和通信（ISAC）系统旨在通过估计相关信道参数来感知目标，并据此微调通信方案。近期，已有多项信息论研究扩展了ISAC的先前结果，特别是在车辆雷达应用方面，提出了一种信息论模型，用于在具有广义反馈的状态下发送编码消息，以便在接收器仅知道状态的情况下改善通信并估计信道状态。此外，由于使用单一模式与合法接收器通信和检测目标，感知信号可能携带有关通信消息的敏感信息，这可能会泄露给好奇的目标。因此，信号功率在感知目标时对保密性和感知性能都产生影响，存在两者之间的权衡。本研究旨在建立和展示在相关瑞利衰落条件下，针对降级安全ISAC信道的可实现保密-失真区域，并为安全ISAC方法提供实际设计见解。
+[[片上训练算法]]精确调整忆阻器导电性以实现目标权重。结果表明，训练期间加入适度噪声（<15%）可以增强对设备变化和噪声输入数据的[[鲁棒性]]，
+即使在导电变化和输入噪声下也能实现高达97%的[[准确率]]。网络可以在不显著损失准确率的情况下容忍10%的导电误差。值得注意的是，
+在训练期间省略初始忆阻器重置脉冲可以显著减少训练时间和能量消耗。使用基于铬的忆阻器设计的硬件表现出优越的性能，
+实现了2.4秒的训练时间和18.9毫焦耳的能量消耗。这项研究为开发用于[[边缘应用]]的[[片上学习]]的鲁棒和能效高的基于忆阻器的[[神经网络]]提供了见解。

WikiEdge:ArXiv-2408.17050v1/background：修订间差异

2024年9月3日 (二) 06:54的版本

导航菜单

搜索