WikiEdge:ArXiv-2408.17171v1/questions：修订间差异

←上一编辑

可视化wikitext

2024年9月3日 (二) 09:11的最新版本

编辑

作者面对的是在边缘计算环境中优化尾延迟（Tail Latency）的挑战。具体问题包括：

边缘计算中资源管理的复杂性：边缘服务器的计算和网络资源有限，需要在保证服务质量的同时，有效管理这些资源。
网络和计算延迟的不确定性：无线网络的波动和服务器负载的变化导致服务交付的延迟难以预测和控制。
尾延迟的优化难题：现有研究多关注优化中位数延迟，而对尾延迟（如90th、95th、99th百分位延迟）的优化研究不足，这对于需要低延迟的应用程序尤为重要。
计算冗余管理的缺失：虽然冗余可以通过在多个边缘服务器上复制服务来降低尾延迟，但如何智能地管理这种冗余以最小化资源使用和网络拥堵，是当前研究中的一个空白。

@@ 第1行： / 第1行： @@
-本文介绍了一种基于[[忆阻器]]的计算存储硬件加速器，用于片上训练和推理，重点关注其在设备变化、导电误差和输入噪声下的准确性和效率。
+<div style="float: right;">[{{fullurl:WikiEdge:ArXiv-2408.17171v1/questions|action=edit}} 编辑]</div>
-利用商业可用的基于[[银]]的金属自定向通道（M-SDC）忆阻器的真实SPICE模型，研究将固有的设备非理想性纳入电路仿真中。
+作者面对的是在[[边缘计算]]环境中优化[[尾延迟]]（Tail Latency）的挑战。具体问题包括：
-硬件由30个忆阻器和4个[[神经元]]组成，利用[[钨]]、[[铬]]和[[碳]]介质的三种不同的M-SDC结构执行二进制[[图像分类]]任务。
+* 边缘计算中[[资源管理]]的复杂性：边缘服务器的计算和网络资源有限，需要在保证[[服务质量]]的同时，有效管理这些资源。
-片上训练算法精确调整忆阻器导电性以实现目标权重。结果表明，训练期间加入适度噪声（<15%）可以增强对设备变化和噪声输入数据的[[鲁棒性]]，
+* [[网络]]和计算延迟的不确定性：无线网络的波动和服务器负载的变化导致服务交付的延迟难以预测和控制。
-即使在导电变化和输入噪声下也能实现高达97%的[[准确率]]。网络可以在不显著损失准确率的情况下容忍10%的导电误差。值得注意的是，
+* 尾延迟的优化难题：现有研究多关注优化中位数延迟，而对尾延迟（如90th、95th、99th百分位延迟）的优化研究不足，这对于需要低延迟的应用程序尤为重要。
-在训练期间省略初始忆阻器重置脉冲可以显著减少训练时间和能量消耗。使用基于铬的忆阻器设计的硬件表现出优越的性能，
+* 计算冗余管理的缺失：虽然冗余可以通过在多个边缘服务器上复制服务来降低尾延迟，但如何智能地管理这种冗余以最小化资源使用和网络拥堵，是当前研究中的一个空白。
-实现了2.4秒的训练时间和18.9毫焦耳的能量消耗。这项研究为开发用于[[边缘应用]]的[[片上学习]]的鲁棒和能效高的基于忆阻器的[[神经网络]]提供了见解。

WikiEdge:ArXiv-2408.17171v1/questions：修订间差异

2024年9月3日 (二) 09:11的最新版本

导航菜单

搜索